Información de calidad
Clasificación del catálogo |
RoHS Sí |
REACH Sí |
Acabado de plomo / material de la bolaNIPDAU |
Clasificación MSL / Reflujo máximoNivel-3-260C-168 HR |
Calidad, fiabilidad & información de embalaje |
Clasificación de exportación
*Solo como referencia
- US ECCN: 3A991A2
Más información sobre TMS320F28335
Información de embalaje
Paquete | PinesLQFP (PGF) | 176 |
Rango de temperatura de funcionamiento (°C)-40 a 85 |
Cantidad del paquete | Transportador40 | BANDEJA JEDEC (5+1) |
Características del TMS320F28335
- Tecnología CMOS estática de alto rendimiento
- Hasta 150 MHz (tiempo de ciclo de 6.67 ns)
- Diseño de núcleo de 1.9 V/1.8 V, E/S de 3.3 V
- CPU de 32 bits de alto rendimiento (TMS320C28x)
- Unidad de punto flotante (FPU) de precisión simple IEEE 754 (solo F2833x)
- Operaciones MAC de 16 × 16 y 32 × 32
- MAC dual de 16 × 16
- Arquitectura de bus Harvard
- Respuesta y procesamiento de interrupciones rápidos
- Modelo de programación de memoria unificada
- Eficiente en código (en C/C++ y ensamblador)
- Controlador DMA de seis canales (para ADC, McBSP, ePWM, XINTF y SARAM)
- Interfaz externa de 16 bits o 32 bits (XINTF)
- Más de 2M × 16 de alcance de dirección
- Memoria en chip
- F28335, F28333, F28235: flash de 256K × 16, SARAM de 34K × 16
- F28334, F28234: flash de 128K × 16, SARAM de 34K × 16
- F28332, F28232: flash de 64K × 16, SARAM de 26K × 16
- ROM OTP de 1K × 16
- ROM de arranque (8K × 16)
- Con modos de arranque de software (a través de SCI, SPI, CAN, I2C, McBSP, XINTF y E/S paralelas)
- Tablas matemáticas estándar
- Control del reloj y del sistema
- Oscilador en chip
- Módulo de temporizador de vigilancia
- Los pines GPIO0 a GPIO63 se pueden conectar a una de las ocho interrupciones externas del núcleo
- Bloque de expansión de interrupción periférica (PIE) que admite las 58 interrupciones periféricas
- Clave/bloqueo de seguridad de 128 bits
- Protege los bloques flash/OTP/RAM
- Evita la ingeniería inversa del firmware
- Periféricos de control mejorados
- Hasta 18 salidas PWM
- Hasta 6 salidas HRPWM con resolución MEP de 150 ps
- Hasta 6 entradas de captura de eventos
- Hasta 2 interfaces de codificador de cuadratura
- Hasta 8 temporizadores de 32 bits (6 para eCAP y 2 para eQEP)
- Hasta 9 temporizadores de 16 bits (6 para ePWM y 3 XINTCTR)
- Tres temporizadores de CPU de 32 bits
- Periféricos de puerto serie
- Hasta 2 módulos CAN
- Hasta 3 módulos SCI (UART)
- Hasta 2 módulos McBSP (configurables como SPI)
- Un módulo SPI
- Un bus de circuito integrado (I2C)
- ADC de 12 bits, 16 canales
- Velocidad de conversión de 80 ns
- Multiplexor de entrada de 2 × 8 canales
- Dos muestra y retención
- Conversiones individuales/simultáneas
- Referencia interna o externa
- Hasta 88 pines GPIO multiplexados y programables individualmente con filtrado de entrada
- Soporte de escaneo de límite JTAG
- Puerto de acceso de prueba estándar IEEE 1149.1-1990 y arquitectura de escaneo de límite
- Funciones de depuración avanzadas
- Funciones de análisis y punto de interrupción
- Depuración en tiempo real mediante hardware
- El soporte de desarrollo incluye
- Compilador/ensamblador/enlazador ANSI C/C++
- Entorno de desarrollo integrado (IDE) Code Composer Studio™
- DSP/BIOS™ y SYS/BIOS
- Bibliotecas de software de control de motor digital y energía digital
- Modos de bajo consumo y ahorro de energía
- Modos IDLE, STANDBY, HALT compatibles
- Deshabilitar relojes periféricos individuales
- Endianness: Little endian
- Opciones de paquete:
- Embalaje sin plomo y ecológico
- Matriz de rejilla de bolas (BGA) de plástico de 176 bolas [ZJZ]
- MicroStar BGA™ de 179 bolas [ZHH]
- Matriz de rejilla de bolas de paso fino (nFBGA) de 179 bolas [ZAY]
- Paquete plano cuádruple de bajo perfil (LQFP) de 176 pines [PGF]
- Paquete plano cuádruple de bajo perfil térmicamente mejorado (HLQFP) de 176 pines [PTP]
- Opciones de temperatura:
- A: –40°C a 85°C (PGF, ZHH, ZAY, ZJZ)
- S: –40°C a 125°C (PTP, ZJZ)
- Q: –40°C a 125°C (PTP, ZJZ) (Calificación AEC Q100 para aplicaciones automotrices)